Brief Introduction to Alpha Systems and Processors

1. Alpha란?

"Alpha"란 Digital의 64-bit RISC 아키텍쳐의 이름이다. Digital에서 Alpha 프로젝트는 VAX 사용자들에게 고 성능(High-Performance) 기능을 제공하기 위한 목적으로 1989년경에 시작됐다. 이것은 Digital이 만든 첫번째 RISC 아키텍쳐는 아니다. 그러나 시장에 처음 진입한 제품이다. 1992년 3월 Digital이 Alpha를 발표했을때, Digital은 Alpha 마이크로 프로세서를 팔아서 반도체 시장에 진입하기로 결정했다.

또한 Alpha는 애매한 이유로 가끔 Alpha AXP로도 불린다. 그것들은 하나이고 같다고 말하기에 충분하다.

2. Digital 반도체란 무엇인가?

Digital Semiconductor (DS) 는 시장에서 반도체를 파는 Digital Equipment Corporation (Digital - 우리는 DEC이라는 이름을 좋아하지 않는다.)내 사업 부서이다. Digital 제품은 CPU, 지원 chipsets, PCI-PCI 브릿지 그리고 comms와 multimedia를 위한 PCI 주변 칩을 포함한다.

3. Alpha CPUs

현재, Alpha 아키텍쳐를 수행하는 2세대 CPU 코어는:

• EV4

• EV5

개인적으로 "EV"가 나타내는 것(편집자 주: "Electro Vlassic" - 12절 참고)과는 다르지만, 숫자는 코어가 수행되는 Digital CMOS 기술의 처음 세대를 나타낸다. 그래서, EV4는 원래 CMOS4에서 수행된다. 시간이 경과하면서, CPU는 광학적으로 다음 세대의 CMOS 프로세스에서 줄어들며 중간 나이의 성능을 내는 경향이 있다. EV45는 CMOS5 프로세스에서 작동되는 EV4 코어이다. 디자인을 특정 기술로 줄이는것과 처음부터 그 기술에서 수행하는것과는 차이가 있다.(그러나 나는 지금 거기에 언급하길 원하지 않는다.) 여기에 다른 몇가지가 더 있다: CMOS4S(광학적으로 CMOS4로 줄어들었다.) 그리고 CMOS5L.

기술적으로 CMOS4는 0.75 micron 프로세스, CMOS5는 0.5 micron 프로세스 그리고 CMOS6는 0.35 micron 프로세스이다.

이 CPU 코어를 우리가 가지고 있는 chips에 대응하기 위해:

EV4 코어는 정수 단위, 부동소수점 단위 그리고 분기 예상을 가지는 dual-issue(CPU 클럭당 2개의 명령어를 낸다.) superpipeline 코어이다. EV4는 완전히 우회되며 64-bit 내부 데이터 경로를 가지며 명령어와 데이터 당 8byte 캐시를 연결한다. 캐시는 write-through이다(캐시는 더러워지지 않는다.)

EV45 코어는 여러부분 향상된 EV4 코어이다.: EV45 코어는 향상된 부동 소수점 유닛과 명령어와 데이터(캐시 패리티도 가지고 있다.)당 16kb 캐시를 가지고 있다. (편집자 주: Neal Crook은 분할자(divider)의 성능을 향상시키도록 floating point unit(FPU)를 바꾸도록 분리된 메일을 가리킨다. EV4 FPU divider는 단일-정밀도 분할을 위해 34 사이클을 가지며 더블 정밀도 분할(데이터 의존이 아니다)을 위해 63 사이클을 가진다. 대조적으로, EV45 분할자는 전형적으로 단일-정밀도 분할을 위해 19 사이클(최대 34 사이클)을 가지며 더블-정밀도 분할(데이타 의존)을 위해 29 사이클(최대 64 사이클)을 가진다.

EV5 코어는 quad-issue 코어이며, 또한 superpipeline이며, 그밖의 것들은 완전히 무시한다. I와 D 당 8kbyte 캐시를 단단히 연결한다. 또한 3-way 집합 결합과 write-back인 칩내 96kbyte 2차 캐시(Scache)를 단단히 연결한다. EV4->EV5 성능 향상은 클럭 스피드 향상만이 아니다. 캐시 증가와 quad issue 뿐만 아니라, 몇몇 경로에서 producer/consumer 대기 시간을 줄이기 위한 마이크로아키텍쳐적 향상이 있다.

EV56 코어는 기본적으로 EV5와 같은 마이크로 아키텍쳐이다. 그러나 EV56 코어는 8 비트와 16 비트 로드, 저장을 위한 몇몇 새로운 명령어를 추가했다. (8절을 참조해라.). 이것은 주로 디바이스 드라이버에 의해 사용되기 위해서이다. EV56 코어는 CMOS6에서 수행되며 2.0V 프로세스이다.

21064는 1992년에 발표되었다. 이것은 128-비트 버스 인터페이스인 EV4 코어이다. 버스 인터페이스는 256-비트 블럭 크기를 가지는 외부 2차 캐시와 쉽게 연결된다. Bcache 타이밍은 완전히 소프트웨어적으로 설정가능하다. 21064는 64-비트 외부 버스를 사용하도록 설정할수 있다.(그러나 어떤 shipping system이 이 버스를 사용하는지는 확실히 알지 못한다.) 21064는 Bcache에 어떠한 정책도 부여하지 않았지만, 보통 write-back 캐시로 설정된다. 21064는 Bcache와 내부 캐시에서 캐시 일관성을 유지하기 위해서 외부 하드웨어를 허용 하기 위한 훅을 포함하지만, 조잡하다.

21066은 EV4 코어를 사용하며 메모리 콘트롤러와 PCI 호스트 브릿지를 통합하였다. 핀을 줄이기 위해, 메모리 콘트롤러는 64-비트 테이터 버스(그러나 내부 캐시는 21064처럼 256 비트 블럭 크기를 가진다. 그러므로 블럭은 버스내 4 beat를 가지고 채운다.)를 가진다. 메모리 콘트롤러는 외부 Bcache와 외부 DRAM을 지원한다. Bcache 타이밍과 DRAMS은 완전히 소프트웨어적으로 설정되며 CPU 클럭 기간의 분해를 제어할수 있다. cache 블럭을 채우기 위해 4-beat 프로세스를 가지는 것은 들리는 것만큼 나쁘지는 않다. 왜냐하면 DRAM 액세스는 패이지 모드에서 행해지기 때문이다. 불행하게도, 메모리 콘트롤러는 새로운 DRAM(SDRAM, EDO, BEDO)이나 동기화 캐시 RAM을 지원하지 않는다. PCI 버스 인터페이스는 완전히 rev2.0를 따르며 33MHZ 까지 된다.

21164는 128-비트 데이터 버스를 가지며 어떤때든지 2 읽기를 가지며, 읽기 분리를 지원한다.(이것은 최상의 조건에서 100% 데이터 버스 이용률을 허용한다. 즉, 여러분은 이론적으로 매 버스 클럭당 128-비트의 데이터 전송을 할수 있다.) 21164는 외부 3차 캐시(Bcache)의 쉬운 연결을 지원하며 모든 캐시에서 완전한 캐시 일관성을 유지하기 위해 외부 시스템을 허용하기 위한 훅을 가지고 있다. 그러므로, SMP 디자인은 쉽다.

21164A는 1995년 10월에 발표되었다. EV56 코어를 사용한다. 보통 21164와 핀이 호환되지만, 분리된 파워 레일을 요구한다.; 21164의 +3.3V 파워가 있는 모든 파워 핀들은 2 그룹으로 나누어진다.; 한 그룹은 CPU 코어에 2.0V 파워를 제공하며, 다른 그룹은 I/O 셀에 3.3V를 제공한다. 예전과는 달리, 21164 핀은 5V-tolerant가 아니다. 이러한 변화의 최종 결과는 21164 시스템은 일반적으로 21164A로 업그레이드가 가능하지 않다는 것이다.(비록 21164를 수용할수 있는 21164A 시스템을 디자인하는 것이 상대적으로 쉽다고 할지라도.) 21164A는 또한 새로운 8 비트, 16 비트 로드와 저장을 지원하기 위해 한쌍의 새로운 핀을 가지고 있다. 외부 Bcache를 수행하도록 동기식 SRAM 사용을 위해 21164를 향상시켰다.

4. 21064 성능 vs 21066 성능

21064와 21066은 같은(EV4) CPU 코어를 가진다. 만일 같은 프로그램이 같은 CPU 스피드에서 21064와 21066에서 돌아간다면, 성능 차이는 시스템 Bcache/메모리 폭 때문이다. 내부 캐시에서 높은 히트율을 가지는 코드 쓰레드는 같이 실행된다. 여기에 2개의 커다란 성능 요건이 있다:

1. Code는 write-intensive이다. 비록 21064와 21066이 몇몇 딜레이를 만회하기 위해 write 버퍼를 가지고 있다 할지라도, write-intensive한 코드는 시스템 버스에서 write 대역폭에 의해 감속된다. 이것은 칩내 캐시들이 write-through이기 때문이다.

2. Code는 소수를 정수처럼 다룬다. Alpha 아키텍쳐는 정수 레지스터에서 부동 소수점 레지스터로 레지스터-레지스터 전달을 허용하지 않는다. 그러한 전환은 메모리(그리고 칩내 캐시는 write-though이기 때문에 Bcache를 통해서)를 통해 행해진다. (편집자 주: EV4와 EV45는 이미 캐시되어 있는 메모리를 제공하는 원 데이터 캐시(Dcache)를 통해 전환을 한다.) 그런 경우에, 전환 순서내 저장은 Dcache를 갱신하고 연속적인 로드는 어떠한 상황에서도 갱신된 d-cache 값을 읽을수 있으며 Bcache에 대한 라운드 트립을 피할수 있다. 특별히, stq/ldt나 stt/ldq 명령어를 계속해서 실행하는것이 좋다.)

만일 여러분이 21064A와 21066A사이에서 같은 비교를 하였다면, 여기에는 투 칩사이의 다른 Icache와 Dcache 크기 때문에 추가적인 요소를 고려해야 한다.

현재, 21164는 이 문제들을 풀었다: 이것은 매우 높은 시스템 버스 대역폭 (비록 같은 수의 시그널 핀을 가지고 있다할지라도 - 좋다, 나는 21064 보다 2배 많은 핀을 가지고 있다는것을 알고 있지만 이 특별한 것들 모두는 파워와 그라운드이다!.(정말로!!)) 을 이루고 있으며 write-back 캐시를 가지고 있다. 남아 있는 유일한 문제는 "가격이 얼마인가"에 대한 것이다.

5. 클럭킹시 몇가지 주의점

현재 모든 Alpha CPU는 하이-스피드 클럭을 사용한다. 왜냐하면 마이크로 아키텍쳐는 소위 short-tick 디자인처럼 고안되었기 때문이다. 시스템 버스들중 어떤것도 결과를 위해 무서운 스피드로 작동되선 안된다.:

• 21066(A), 21064(A)에서, 21164 off-chip 캐시(Bcache) 타이밍은 CPU 클럭의 분해를 위해 완전히 프로그램 가능하다. 예를 들어, 275MHz CPU에서, Bcach 읽기 접속 시간은 3.6ns의 분해를 가지는 콘트롤러가 될수 있다.

• 21066(A)에서, DRAM timing은 CPU 클럭(PCI clock이 아니라, CPU 클럭)의 분해를 위해 완전히 프로그램 가능하다.

• on the 21064(A), 21164(A)에서, 시스템 버스 주파수는 CPU 클럭 주파수의 배수이다. 21064 마더보드의 대부분은 33MHz 시스템 버스 클럭을 사용한다.

• 21066을 사용하는 시스템은 CPU와 관계있는 어떤 주파수로도 PCI를 돌릴수 있다. 일반적으로, PCI는 33MHz에서 돌아간다.

• APEC chipset(6절 참조)을 사용하는 시스템은 항상 PCI 버스 주파수와 같은 CPU 시스템 버스를 가진다. 이것은 두 버스들은 25MHz나 33MHz사이에서 돌아가기 쉽다는것을 의미한다.(왜냐하면 이것들은 CPU 주파수와 일치하는곳까지 주파수를 높일수 있기 때문이다.) APEC 시스템에서, DRAM 콘트롤러 타이밍은 CPU 시스템 버스 주파수의 관점에서 소프트웨어적으로 프로그램 가능하다.

Aside: 어떤 사람은 21066 메모리 콘트롤러가 33MHz에서만 돌아가기 때문에 21066에서 나쁜 성능을 가진다고 생각한다. 실제로는 33MHz에서만 돌아가는 메모리 콘트롤러를 가지는 21064A 시스템이 가장 빠르다.

6. chip-sets

DS는 두 개의 CPU 지원 칩셋을 판매한다. 2107x 칩셋(aka APECS)은 21064(A) 지원 칩셋이다. 2117x 칩셋(aka ALCOR)는 21164 지원 칩셋이다. 여기에는 21164A 지원 칩셋처럼 2117xA 칩셋(aka ALCOR 2)이 있다.

두 칩셋은 메모리 콘트롤러를 제공하며 CPU를 위해 PCI 호스트 브릿지를 제공한다. APECS는 32-bit PCI 호스트 브릿지를 제공하며, ALCOR는 32-bit와 64-bit PCI 장치들을 모두 지원할수 있는 64-bit PCI 호스트 브릿지(PCI 스펙의 요구사항대로)를 제공한다.

APECS은 6, 208-pin 칩셋(4, 32-bit 데이타 슬라이스(DECADE), 1 시스템 콘트롤러(COMANCHE), 1 PCI 콘트롤러(EPIC))으로 이루어 졌다. 이것은 DRAM 콘트롤러(128-bit 메모리 버스)와 PCI 인터페이스를 제공한다. 또한 PCI 장치가 메모리내(또는 외부)에 직접 접근할때 메모리 일관성을 유지하기 위한 작업 모두를 한다.

ALCOR는 5 칩셋(4, 64-비트 데이타 슬라이스(Data Switch, DSW) - 208-pin PQFP와 1 콘트롤러(Control, I/O 주소, CIA) - 383 핀 플라스틱 PGA)으로 이루어졌다. 이것은 DRAM 콘트롤러(256-bit 메모리 버스)와 PCI 인터페이스를 제공한다. 또한 외부 Bcache를 지원하기 위해 요구되는 작업 모두를 하며 PCI 장치가 메모리 내(또는 외부)에 직접 접근할대 메모리 일관성을 유지하기 위한 작업 모두를 한다.

21066을 위한 지원 칩셋은 없다. 왜냐하면 메모리 콘트롤러와 PCI 호스트 브릿지 기능이 칩과 통합되어 있기 때문이다.

7. 시스템

DS내 어플리케이션 엔지니어링 그룹은 CPU와 지원 칩셋을 사용한 예제 디자인을 만들었다. 이것들은 high-end Pentium 마더보드에서 발견할수 있는 모든 기능을 가진 전형적인 PC-AT 크기의 마더보드이다. 원래, 이 예제 디자인은 마더보드 디자인을 만드는 서드파트들을 위한 시작 포인트로써 사용하기 위한 의도 였다. 이들 처음 세대 디자인은 Evaluation Boards(EBs)라 불린다. 마더보드를 제작하기 위해 요구되는 엔지니어링의 양은 증가(higher-speed 클럭과 RF emission을 충족할 필요가 있으며 감정 단속 때문에)했으며 강조하는것은 볼륨 제조업체에게 안정성이 있는 마더보드를 제공하는 쪽으로 이동하고 있다.

Digital's 시스템 그룹은 Alpha 프로세서를 사용하는 여러세대의 머신을 만들었다. 이 시스템 몇몇은 시스템 그룹이 제안한 지원 로직을 사용하며 몇몇은 DS의 제품 칩셋을 사용한다. 몇몇 경우에, 시스템은 두개의 조합을 사용한다.

다양한 서드 파드들도 Alpha 프로세서를 사용한 시스템을 만든다. 이들 회사중 몇몇은 표에서 시스템을 디자인하고 다른 회사들은 DS 예제 디자인을 복사/수정한 DS 지원 칩셋이나 DS에서 제작하고 테스트한 보드를 사용하는 패키지 시스템을 사용한다.

EB64: 메모리 콘트롤러가 있는 21064를 사용하는 구식 디자인은 프로그램가능한 로직을 사용하여 구현된다. I/O는 486<->ISA 브릿지 칩 인터페이스를 위해 프로그램 가능 로직을 사용하여 제공된다. 보드 이더넷에서, SuperI/O(2S, 1P, FD), Ethernet 그리고 ISA. PC-AT 크기. 표준 PC 파워 서플리이에서 돌려라.

EB64+: 21064나 21064A 그리고 APEC을 사용해라. ISA와 PCI 확장(3 ISA, 2 PCI, 한쌍은 공유 slot). 36-bit DRAM SIM을 지원한다. ISA 버스는 Intel SaturnI/O PCI-ISA 브릿지에 의해 만들어 졌다. 보드내 SCSI(PCI내 NCR 810) Ethernet(Digital 21040), KBD, MOUSE (PS2 style), SuperI/O(2S, 1P, FD), RTC/NVRAM. BOOT ROM은 EPROM이다. PC-AT 크기. 표준 PC 파워 서플라이에서 돌려라.

EB66: 21066 이나 21066A를 사용해라. I/O sub-system은 EB64+와 동일하다. 작은 PC-AT 크기. 표준 PC 파워 서플라이에서 돌려라. EB66 개요는 "임베디드 PCI를 가진 세계 첫 마이크로 프로세스"(2가지 버전의 포스터가 있다. - 나는 circuit를 그렸고 첫 버전의 이야기를 썼으며 몇몇 미국인이 두번째 버전의 이야기를 다루었다.)로 21066을 광고하는 시장 포스터로써 발표되었다.

EB164: 21164와 ALCOR를 사용해라. ISA와 PCI 확장(3 ISA slot, 2 64-bit PCI 슬롯(하나는 ISA slot과 공유된다.)과 2 32-bit PCI slot)을 가진다. 플러그 인 Bcache SIMM을 사용해라. I/O sub-system은 SuperI/O(2S, 1P, FD), KBD, MOUSE(PS2 style), RTC/NVRAM을 제공한다. BOOT ROM은 Flash이다. PC-AT 크기의 마더보드. 3.3V 출력을 가지는 파워 서플리이를 요구한다.

AlphaPC64(aka Carbriolet): EB64+에 기원을 두었지만 현재 Flash boot ROM이 있는 baby-AT이며 보드에 보드내 SCSI나 Ethernet이 없다. 3 ISA slot, 4 PCI slot(한쌍은 공유된 쌍이다.)은 플러그인 Bcache SIMM을 사용한다. 3.3V 출격 파워 서플라이를 요구한다.

AXPpci33 (aka NoName)은 EB66에 기반을 두고 있다. 이 디자인은 Digital's Technical OEM (TOEM) 그룹이 만든다. 이것은 166MHz나 233MHz에서 돌아가는 21066 프로세서를 사용한다. baby-AT 사이즈이며 표준 PC 파워 서플라이에서 돌아간다. 5 ISA 슬롯과 3 PCI 슬롯을 가지고 있다. 여기에는 PS/2나 키보드를 위한 큰 DIN 커넥터를 가진 2 버전이 있다.

다른 21066 기반 마더 보드: 시장의 21066 기반 마더보드중 모두도 EB66에 기반을 두고 있지는 않다. -- 21066을 디자인할때 많은 시스템 옵션이 있지 않다. 왜냐하면 모든 콘트롤을 칩에서 하기 때문이다.

Multia (aka Universal Desktop Box): 이것은 21066에 기반을 둔 매우 컴팩트한 데스크탑 시스템이다. 이것은 2 PCMCIA 소켓, 21030 (TGA) 그래픽, 21040 Ethernet과 floppy와 함께 NCR 810 SCSI 디스크, 2 serial port 그리고 parallel port을 포함한다. 콤팩트한 크기때문에 확장 기능(한개의 PCI 슬롯)에 제한을 가지고 있다. (여러분이 PCI 슬롯을 사용할때는 무엇인지는 기억이 나지 않지만, 몇몇 제한이 있다.)(21066A-기반 그리고 Pentium 기반 Multia 또한 이용할수 있다는 점에 주의해라.)

DEC PC 150 AXP (aka Jensen): 매우 오래된 Digital 시스템이다. -- 첫 세대 Alpha 시스템중 하나. 여러개의 이들 시스템을 간접 시장에서 이용할수 있기 때문에 여기서 언급했다. Jensen은 150MHz 21064(나중 버전은 더 빠른 CPU를 사용하지만 스피드가 얼마인지는 확실하지 않다.)를 사용하는 바닥에 서 있는 타워 시스템이다.

다른 21064(A) 시스템: 여기에 3 - 4 마더보드 디자인이 있다. 그리고 내가 알고 있는 모든 것들은 EB64+ 디자인에서 나왔다. 이것들은 다음을 포함한다:

• EB64+ (몇몇 벤더는 보드를 패키지하고 수정없이 그것을 판다.); AT form-factor.

• Aspen Systems motherboard: EB64+ derivative; baby-AT form-factor.

• Aspen Systems server board: 많은 PCI slots (PCI bridge 포함).

• AlphaPC64 (aka Cabriolet), baby AT form-factor.

다른 21164(A) 시스템: 내가 알고 있는 것은 EB164 클론이 단순히 DeskStation에 의해 만들어진 시스템이 아니라는 것이다. 그 시스템은 메모리와 Desk Station 소유의 I/O 콘트콜러를 사용하여 수행된다. 나는 Linux에 대한 그들의 태도가 무엇인지 알지 못한다.

8. Bytes 와 관련 내용 모두

Alpha 아키텍쳐가 소개될때, 이것은 8-bit 와 16-bit 로드와 저장을 피하는 유일한 RISC 아키텍쳐였다. 이것은 32-bit와 64-bit 로드와 저장(Digital사의 명칭으로 lognword와 quadword)을 지원한다. co-architect(Dick Sites, Rich Witek) 는 다음 장점을 열거하여 이 디자인을 정당화 했다:

1. 캐시와 메모리 sub-system의 Byte 지원은 32-bit와 64-bit를 위한 access를 늦추는 경향이 있다.

2. Byte 지원은 cache/memory sub-syste내 고속 에러검출 회로를 만들기 어렵게 한다.

Alpha는 64-bit 레지스터내 바이트와 바이트 그룹을 조작하기 위한 강력한 명령어들을 제공하여 보충한다. 스트링 작동(e.g., Byte 벤치마크중 일부)을 위한 표준 벤치마크는 byte 조작에서 매우 잘 수행된다는 것을 보여준다.

byte 로드와 저장의 부재는 몇몇 소프트웨어 세마포어와 충돌하며 I/O 서브 시스템의 디자인과 충돌한다. I/O 문제에 대한 Digital 분해는 I/O 전달 동안 데이터 크기를 지정하기 위해 몇몇 하위 주소 라인을 사용하며 byte가 가능하기 때문에 이것들을 디코딩한다. 이것은 주소 공간을 낭비하는 Sparse Addressing이라 불리며 I/O 공간은 non-contiguous(내가 그것에 대해 쓸때 Sparse Addressing은 더 복잡해 졌다.)하게 된다. 이 문맥에서, I/O 공간은 PCI에 존재하는 모든 시스템 자원을 가리키며 PCI 메모리 공간과 PCI I/O 공간을 포함한다.

21164A 소개시, Alpha 아키텍쳐는 byte addressing을 포함하기 위해 ECO였다. 초기 CPU에서 이들 새 명령어 실행은 PECDEC PALcode 예외를 야기했다. 그래서 PALcode는 액세스를 처리한다. 이것은 성능 감소를 가진다. 이로 인한 결과는 이들 새 명령어(IMO)의 사용은 어플리케이션 코드보다는 디바이스 드라이버로 제한되어야 한다는 것이다.

이들 새 byte 로드와 저장은 앞으로의 지원 칩셋은 연속적인 I/O 공간을 지원할수 있다는것을 의미한다.

9. PALcode 와 관련 내용 모두

여기는 PALcode를 설명하는 섹션이다. 내가 충분히 흥미가 생긴다면 쓰겠다.

10. 포팅

Linux에서 돌아가는 Alpha 기반 머신의 능력은 실제로는 내부의 어려운 세부사항에 대한 정보를 갖는 여러분의 능력에 의해서만 제한되어 있다. E66, EB64+ 그리고 EB164 보드를 위한 Linux 포트(port) 때문에, 21066, 21064/APECS나 21164/ALCOR 기반의 모든 시스템은 약간의 수정으로 Linux를 돌릴수 있다. 이들 마더 보드사이에 있는 가장 큰 차이는 인터럽트를 라우트하는 방법이다. 여기에 인터럽트의 3가지 자원이 있다.

• on-board devices

• PCI devices

• ISA devices

Intel System I/O 브릿지(SIO)를 사용하는 모든 시스템은 PCI와 ISA()사이의 브릿지처럼 작동한다. SIO는 전통적인 daisy-chained 8259 pair를 포함한다.

몇몇 시스템(e.g., Noname)은 SIO를 통해 CPU로 인터럽트 모두를 라우팅한다. 몇몇 시스템은 분리된 인터럽트 콘트롤러를 가지고 있으며 모든 PCI 인터럽트와 SIO 인터럽트(8259 output)를 라우팅하며 SIO를 통해 모든 ISA 인터럽트를 라우팅한다.

시스템 사이에 포함되어 있는 다른 차이점들:

• 얼마나 많은 슬롯을 가지고 있는가.

• 가지고 있는 보드내 PCI 장치는 무엇인가.

• Flash 인가, EPROM 인가.

11. 추가 정보

모든 DS 평가 보드와 마더보드 디자인은 lincese-free이며 디자인을 위한 전체 문서는 \$50정도이다. 그것은 구조 모두와, 프로그램 가능한 부분 소스들, CPU와 지원칩셋을 위한 데이터 쉬트들을 포함한다. 문서들은 Digital Semiconductor 배포자에서 이용 할수 있다. 나는 많은 사람들이 지금 달려가서 그것을 사길 권유하는 것이 아니다. 나는 이 정보를 이용할수 있다는 점을 지적하는 것이다.

도움을 희망한다. Neal Crook에게 추가를 위한 코멘트/주석/제안을.

12. References

[1] Bill Hamburgen, Jeff Mogul, Brian Reid, Alan Eustace, Richard Swan, Mary Jo Doherty, and Joel Bartlett. Characterization of Organic Illumination Systems. DEC WRL, Technical Note 13, April 1989.